Vulnerabilidad en Chipsalliance Rocket-Chip (CVE-2025-56301)

Se descubrió un problema en Chipsalliance Rocket-Chip commit f517abbf41abb65cea37421d3559f9739efd00a9 (2025-01-29) que permite a los atacantes corromper el manejo de excepciones y las transiciones de estado de privilegio a través de una interacción defectuosa entre el manejo de excepciones y los mecanismos de retorno MRET en la lógica del CSR cuando se activa una excepción durante la ejecución de MRET. La lógica del Registro de Control y Estado (CSR) tiene una interacción defectuosa entre los mecanismos de manejo de excepciones y de retorno de excepciones (MRET), lo que puede causar un comportamiento de trampa defectuoso. Cuando la instrucción MRET se ejecuta en modo máquina sin estar en un estado de excepción, se puede activar una Falla de Acceso a Instrucción. Esto resulta en que tanto la lógica de manejo de excepciones como la lógica de retorno de excepciones se activen simultáneamente, lo que lleva a actualizaciones conflictivas en los registros de control y estado.